I can design a counter deluxe

EE: les étudiants génèrent automatiquement machines à états finis à partir des diagrammes à bulles.

Pour les étudiants en génie électrique qui étudient logique numérique qui sont insatisfaits de la méthode manuelle de concevoir une machine d'état finis (FSM), notre "Je ne peux concevoir un compteur" application automatise cette activité chronophage.

Contrairement à l'aide d'un ensemble d'outils déconnectés comme un éditeur de schéma et une table de Karnaugh simplificateur, nous avons intégré de façon transparente (1) un assistant, (2) un éditeur de schéma de bulle, (3) un éditeur de table de vérité, (4) une expression booléenne Minimizer, et (5) un moteur de rendu de circuit dans une seule application. Cela signifie que lorsque vous modifiez le schéma de bulle, la table, l'expression, et le circuit sont instantanément mis à jour avec le schéma de bulle. Cette fonction vous permet de mener des expériences rapides à la recherche pour la mise en œuvre moins coûteuse.

L'application contient également des fonctionnalités avancées telles que la possibilité de spécifier les transitions ne-soins et la capacité de générer des expressions pour une mise en œuvre JK flip-flop.

Notre application est idéal pour vous si vous prenez actuellement un cours de conception par ordinateur, depuis la conception de circuit logique séquentiel synchrone est un concept clé que vous allez sûrement rencontrer à un moment donné au cours de la classe.

Version 3.x ne version tout 1.x et 2.x de version font.